发散性思维-点点思考-CMOS、JFET、卡诺图
主要讲讲为什么数字电路很多都是低电平触发？运放CMOS、JFET等输入类型有什么区别？mos管开关特性是什么？还有我上课做错的D·morgen化简题等等
可以康康…
数电电路低电平触发
从电路结构谈谈，低电平时电路往往有较高电平时更低的环路阻抗，而低阻抗则意味着抗干扰能力更强。
发散性嘛，有一条PCB布线规则 - - -在条件许可的情况下，高电平有效线要尽量缩短，低电平有效的线则尽量延长，这就是利用了低电平的较低环路阻抗。
考虑与其它一些具有自诊断功能的芯片连接的需要
一些具有自诊断功能的芯片（如，单片机及其接口芯片等），这类芯片在上电（接通电源）时，低电平可以触发芯片本身进入自检状态。因此，这类芯片要求其所连接的外部电路采用低电平有效的方式工作。也就是要求这部分的数字电路采用低电平输入和输出。因此，就有很多数字电路的单元电路采用低电平输入和输出。
考虑大部分芯片输出电流能力不是很强，很难做到高电平输出。但芯片接收电流还是比较OK的（来自辉~hui-shao🐄）
可能也有降低整体功耗的效果
CMOS、NMOS
MOS运算放大器主要由这两类构成，也有Bi-CMOS等，将两者比较，CMOS的
优点：
与放大管互补的有源负载具有很高的输出阻抗，因而低频电压增益高。
在两级增益级之间不需要电平移动（不需要偏置变化）
对于P-阱CMOS工艺，NMOS可以单独隔离，而将其源于衬底短接，以消除
体效应（N-阱同理），以此提高电路性能
CMOS的闪烁噪声只有NMOS的1/2~1/3,低频噪声性能更好
最大优势为零静态功耗和MOS器件能按比例缩小
低电压、低功耗运放的基本问题
随着便携产品的问世，作为电子产品基本部件的运放也会向着低电压、低功耗发展，但这也有着一系列的问题
由于电源电压的降低，信号的动态范围减小，同时噪声幅度相对增大，放大器的信噪比降低
低电源电压加上相对大的输入输出电容，也严重影响运放的压摆率、增益带宽积等参数。尤其是在负载电容不断减小时，偏置电流的降低将使得运放的单位增益带宽积显著减小
(可以这样理解，我们想想三极管的输出特性曲线，这种情况我们可以近似为不加偏置电流即图中偏置电压较小，所以直接导致输出幅度的减小，同时信号的半周也受到0.7V的导通电压VBEQ的影响)
降低电源电压将使集成电路的结电容增大，驱动电流减小，从而影响电路的性能
为了得到较大的直流电压增益，低电压运放需要串联较多的增益级，这使得运放的频率补偿变得复杂，同时频率补偿部分的电路也将不可避免的消耗功率
当工作电压降低到一定值时，电路中多个串联的开关管的导通电阻将会增大、导通压降增加，甚至不能导通，从而使得电路失去正常的逻辑功能
针对这些问题，国际很多大牛就提出降低管子的阈值电压的方法，但是阈值电压的降低会导致切断电流的剧烈增加，因此阈值电压下限的设计应充分考虑到电路的稳定性以及功耗等制约因素。
所以大家就又开始思考如何突破这一限制和困难，于是就有
SOI技术
提高IC工艺减小寄生电容和体效应，从而降低功耗，但价格比较昂贵
后续也有多电源电压、多阈值电压等技术，都可以获得CMOS
JFET
将JFET场效应管作运放的输入级
所以它也有场效应管的特点，就是输入阻抗比较大，会比双极型高几个数量级，可以用在信号源内阻稍大的场合
输入的偏置电流比较小，而输入的偏置电压比较大（比BJT差），mV级
噪声方面，JFET电流噪声小，但是电压噪声比较大，在精密放大领域用得比较少
转换速率（SR）和增益带宽积（GBW）会比同等级的双极型运放好一点，频率特性稍好，噪声特性差
MOSFET
MOSFET是FET输入的一种，比如实际应用常有的增强型的N沟道MOS管和增强型的P沟道MOS管，即常提到的NMOS、PMOS比较常用NMOS - - - 导通电阻小，容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS
先讲讲MOS管的导通特性，就是开关作用
NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地的情况，只要栅极电压到4V或10V就可以
PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动），但由于导通电阻大、价格高、替换种类少等原因，基本还是采用NMOS
静态特性
断开就是当MOS管处于截止区时，漏源电流IDS基本为0接通把MOS管看作闭合后的开关，则漏源电流
$$
IDS=UDD/(R_D+r_DS)
$$
动态特性
竟然是开关肯定就是会产生噪声等干扰使得出现一个过渡状态，比如如果你有一个开关和性能不错的滤波器就可以实现输出固定频率的信号（理想状态）。
MOS管的导通与截止两种状态的切换也存在过渡态，其动态特性主要取决于电路中杂散电容充放电的时间，管子自身导通和截止时电荷积累和消散的时间是很小的。
MOS管导通时的漏源电阻rDS比BJT的饱和电阻rCES要大得多，漏极外接电阻RD也比BJT的集电极电阻RC大，所以MOS管的放电电流要小得多，故MOS管的充放电时间较长，使得MOS管的开关速度比BJT的低。而在CMOS电路中，由于充电电路和放电电路都是低阻电路，因此，其充放电过程都比较快，从而CMOS电路都有较高的开关速度
MOS开关管损失
导通损耗 - - - 不管是NMOS还是PMOS,导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，所以在选择MOS管的时候还要考虑导通电阻的数值。现在小功率MOS管导通电阻一般在几十毫欧/几毫欧左右
开关损失 - - - MOS管的开关不可能在一瞬间完成的，所以在上升or下降的过程中会有值等于流过的电流和电压的乘积的损失，且开关损失比导通损失大得多。
D·morgen的化简证明题
由于剪切板的历史记录清除啦，下次在贴那题，内容就是利用D·morgen定律。
当时脑子一傻就用了下面这个谬论
$$
(A·B·C)’=A’B’C’
$$
最后讲讲四变量的卡诺图为什么列举变量0、1序列的时候是这样
可以看到上方的排列是00、01、11、10
这其实是保证相邻的两个位置至少有一个变量是相同的，就可以实现化简
更直观点比如你使用00、01、10、11这样排布，中间两位如果有“1”方格，或者最
左边和最右边有“1”方格都无法化简
同时采用格雷码的优点上篇文章也有简单叙述。