LC串联谐振回路幅频特性分析 & Multisim仿真分析
串联谐振回路属实是不容易过的坑，一直在挖坑的路上，不过坚持着仿真和思考也还是有一定的收获，首先坑就是如下：为什么会出现平坦区，而出现平坦区前为什么在低频段又会有下降呢，这个下降的速率有受什么的影响……
平坦区
对于为什么考虑了示波器输入电路即输入电阻和输入电容后，串联谐振的幅频特性曲线就会在低频段（相对于中心频率）出现平坦区，我们通过实际测量发现也会出现平坦区，这就将引发我们的思考，是不是某部分形成了滤波器，或者是电路寄生参数的影响等等考虑。这时候就需要控制变量法来进行探究
- 通过这个幅频特性曲线，我们就可以得知如果不考虑示波器输入电路的影响，仿真结果（近似反映实验结果）就呈现比较好的对称的幅频特性曲线，但是实际上其低频段相对于高频段衰减速率是比较慢的
题外话 - 高频衰减特性较好
考虑电容、电感相对值的原因
在串联谐振中，电感为2.2uH，感值相对较大。在低频区域，电容的容抗实际上不怎么会受信号频率变化而大幅变化，相对于感值来讲就是系数比较小，所以低频小衰减速度比较慢；而高频部分，电感的感抗随频率变化较为明显所以衰减速度快
在并联谐振中，电感为 33uH、2.2uH，电容仅为 100 pF，感值相对较大。在较低频区域，电容的容抗大，信号主要通过电感回路流入GND；在较高频区域，由于电容数值较小，容抗随频率上升的速度小，此时，信号主要通过电容回路流入 GND，容抗增长慢，故衰减慢。
- 虽然其没有完全对称，但是还是可以比较好地反映串联谐振的幅频特性，也就是没有平坦区
考虑示波器的输入电路影响
显然出现了“漂亮”的平坦区，这也揭示了低频段平坦区的出现是受考虑了示波器输入电路的影响，也就是有另外一个谐振回路影响了低频区的幅频特性（实际上我和
hui-shao也是通过分析并联谐振那边才得到这个结论）补充纠正：之前上面说的平坦区是因为有另外一个谐振回路影响的这一解释方案实际上有些问题，因为如果从这个角度分析，那么最后输出图像大概率是双峰。但平坦区的成因确实是引入示波器输入电路，经过探讨后，这边应该结合分压的理论来进行分析，实际实验中测量到的电压是示波器两端的电压，而根据串联谐振的等效阻抗式，其在谐振时等效阻抗最小，故此时示波器两端的电压最后也就呈现为波特图上的峰。
接着需要分两个部分（高频段、低频段）进行探究：1.低频段 - 当输入信号频率降低时，其等效阻抗会先快速减小然后由于两者的增减趋势不同会维持在一个恒定（较大）的阻抗值，故示波器输入电路的分压将维持在一个稳定值呈现为波特图中的平坦区。2.高频段 - 在输入信号频率增加时，虽然根据低频段的分析两者的等效阻抗还是会稳定在一个较大的值，但是此时示波器输入电路中的并联电容C15不能忽略即起到高频下旁路的作用，故波特图的高频段将快速衰减，即与理想的串联谐振特性曲线衰减趋势相同
不过为什么平坦区前又有下降呢？是什么导致这个衰减，其衰减速率又受什么控制呢？
平坦区前的衰减原因以及控制衰减速率的变量
当时实验课的讨论时间中，我们也提出了多个解释、设想但都被“想太多😏😏”
经过上午的理论课后，我深刻意识到实验电路中取的测量点实际上不是直接反映了谐振网络的特性，而是示波器输入的高阻与谐振网络的分压。所以今天下午我从之前那个高频、低频衰减快慢的解释继续出发：我就考虑当低频时，是什么影响衰减，我就想不妨换个角度衰减在这个时候不就是信号不好从谐振网络过去嘛，也就是谐振网络这边的抗性太大，而又是低频所以主要考虑容抗，一看101，确实够大，如果输入500Hz的话，容抗已经3M多了，那随着信号频率再低，容抗继续增大，幅频特性当然呈现衰减啦
通过上述的分析后，实际上控制衰减速率的变量也水落石出 - 谐振网络中的C
实验设计：取从大到小的容值对电路进行仿真，同时将其设置于在同一个图像进行斜率（衰减速率）分析
从仿真结果来看，其与分析的结果确实一致，可以看出当电容取较大值（4.7nF）时，就不怎么呈现衰减的现象，因为这时候相对来说低频区下的整体谐振网络的等下阻抗就不这么大了嘛，也就是示波器那边的等效电阻还是一直占优（分大头）。不断减小C的容值我们看斜率也反映此平坦区前区域的衰减速率不断提高
讲讲Multisim如何实现同图分析以及光标测量斜率等
- 一般来说如果是波特图的话
曲线1为幅频曲线，这边就将其余不同C值的图像添加进来就行
- 你就会发现，为什么它dy/dx没有值呢，没事。拖动下光标就行😲😲
总的来说，还是有不少收获，如果在学习的过程中实际实验时没有遇到一些问题也是一种不幸吧😇😇
另一角度 - 信号发生器输出电路
原来以为信号发生器也会有输出等效模型（输出电容，电感什么的）不过好像还么找到相关的东西，不过其也是有别的病，可以看看这个